如何增大psrr

电源抑制比（电源抑制比）是衡量电路对电源噪声抑制能力的关键指标，尤其在精密模拟与射频系统中至关重要。本文将从基础概念入手，系统性地阐述其核心影响因素，并深入探讨从架构选择、器件级优化到版图设计与外部补偿等十二个维度的实用提升策略。内容融合了半导体物理与电路设计的原理，旨在为工程师提供一套从理论到实践、可操作性强的完整解决方案。

       在模拟与混合信号电路设计的深邃领域中，电源抑制比（电源抑制比）如同一位沉默的守护者，它衡量着电路自身抵抗电源端各种噪声与纹波干扰的能力。一个卓越的电源抑制比值意味着，即便供电网络并非绝对纯净，电路的核心功能模块——例如运算放大器的输入级、压控振荡器的谐振回路或模数转换器的基准源——依然能在相对稳定的内部环境下工作，从而确保系统整体的精度、信噪比与可靠性。尤其是在当今高度集成化、低电压供电的芯片设计中，电源网络上的噪声耦合问题愈发突出，如何有效提升电源抑制比，已成为每一位资深设计者必须攻克的课题。本文将脱离泛泛而谈，深入晶体管与版图的微观世界，为您梳理出一套从理论根基到实战技巧的、详尽且具有操作性的提升方案。

       深入理解电源抑制比的本质与频率特性

       在探讨如何提升之前，我们必须先厘清其本质。电源抑制比通常定义为电源电压变化量与由此引起的输出端等效输入变化量之比的绝对值，常用分贝表示。一个普遍的误解是认为电源抑制比是一个固定值。实际上，它是一个与频率强烈相关的参数。在低频段，电源抑制比主要由电路结构的对称性、器件本身的特性以及偏置电流源的输出阻抗决定；而在高频段，寄生电容、封装引线电感以及电源分配网络的阻抗将起主导作用，导致电源抑制比急剧下降。因此，任何提升策略都必须分频段、有侧重地进行考量。

       选择高电源抑制比的电路拓扑结构

       架构决定性能下限。差分放大结构是提高电源抑制比的天然利器。在一个完全对称的差分对中，电源的共模变化理论上会被完全抑制，只有不对称性才会将其转化为差模误差。因此，采用全差分运放架构，并为其配置高性能的共模反馈环路，能从系统层面奠定高电源抑制比的基础。对于基准电压源这类关键模块，带隙基准结构因其利用正负温度系数相互补偿的原理，其核心部分对电源的敏感性通常低于简单稳压二极管结构。

       提升电流镜与偏置电路的输出阻抗

       在模拟集成电路中，电流镜是偏置的核心。电源噪声很容易通过电流镜的有限输出阻抗耦合到信号路径。采用共源共栅结构或带有反馈调节的高输出阻抗电流源，可以显著提升偏置路径的电源抑制比。例如，将简单的双晶体管电流镜替换为威尔逊电流镜或宽摆幅共源共栅结构，其输出阻抗可提升数个数量级，从而极大地削弱电源波动对偏置电流的影响。

       优化放大器的输入对管设计与匹配

       对于运算放大器的差分输入级，晶体管本身的跨导和早期电压等参数直接影响电源抑制比。增大输入对管的沟道长度可以提升早期电压，从而降低漏极电流对漏源电压的敏感性。同时，精心的版图匹配设计——如采用共质心结构、添加虚拟器件——可以减少工艺偏差导致的对管失配，这是实现高共模抑制比和电源抑制比的前提。匹配性越好，差分结构对电源共模噪声的抵消作用就越彻底。

       合理设计增益级与采用共模反馈

       主放大器的增益越高，输出信号受电源扰动的影响相对越小。但高增益往往伴随稳定性挑战。在多级放大器中，中间增益级的设计尤为关键。采用级联结构或巧妙的局部反馈，可以在保证增益的同时管理好频率响应。对于全差分放大器，一个稳定、快速的共模反馈环路不可或缺，它能动态校正输出共模电平，直接抑制由电源变化引入的共模误差。

       利用电源滤波与片内稳压技术

       这是一种“御敌于国门之外”的策略。在敏感模块的电源引脚处，集cp 上退耦电容是最直接有效的方法。大容量的金属-绝缘体-金属电容或深阱电容可用于滤除低频噪声，而分布在整个电源网络中的小容量电容则负责抑制高频噪声。更进一步，可以为噪声敏感的核心模块（如锁相环压控振荡器、模数转换器基准）设计独立的低压差线性稳压器。这个低压差线性稳压器作为一个清洁的局部电源，能提供远高于全局电源的电源抑制比。

       关注器件尺寸与工作区域的选取

       金属氧化物半导体场效应晶体管的尺寸并非随意设定。让关键晶体管工作于饱和区是保证其良好电流源特性的基础。在饱和区，器件的输出阻抗较高。同时，对于给定的偏置电流，增大沟道宽度和长度可以提高跨导和输出阻抗，但会牺牲速度和面积。设计者需要在电源抑制比、带宽、噪声和面积之间取得精妙的平衡。通常，输入对管和电流源管会倾向于使用较大的沟道长度。

       精心布局版图以最小化寄生效应

       版图是设计的物理实现，其质量直接决定仿真与实测的差距。为了提升电源抑制比，必须采用完全对称的版图布局，确保差分走线的长度、宽度及所经历的寄生环境完全一致。电源线和地线应尽可能宽厚，以降低阻抗。敏感信号线需远离数字电源等噪声源。此外，使用保护环隔离噪声，以及为关键节点（如运放的求和点）采用屏蔽层，都是减少耦合的有效手段。

       分离模拟与数字电源及地网络

       在系统级设计中，最致命的噪声往往来自数字电路的快速开关。严格分离模拟电源、数字电源以及它们对应的地平面，是至关重要的原则。即使最终在单点连接，这种分离也能阻止大电流的开关噪声通过共同的阻抗耦合到模拟部分。在芯片封装层面，也应争取为模拟和数字部分分配独立的电源与地引脚。

       实施有效的频率补偿策略

       频率补偿不仅关乎稳定性，也影响高频电源抑制比。通过米勒补偿等技巧，可以将高频极点推向更高频率，从而在一定程度上扩展放大器的高频电源抑制比性能。但需注意，补偿电容本身可能成为电源噪声耦合到内部高阻抗节点的路径，因此其位置和连接方式需要审慎考虑。

       利用负反馈的魔力

       负反馈是模拟电路的基石，它同样能用于提升电源抑制比。在允许的架构内，引入从电源到某个内部节点的局部负反馈，可以主动校正电源波动带来的影响。当然，这需要仔细分析，确保不会引入额外的稳定性问题或噪声。

       借助先进工艺与器件的特性

       随着工艺进步，设计者拥有了更多武器。例如，在硅锗或绝缘体上硅等特殊工艺中，器件具有更低的寄生电容和更好的隔离特性，天然有利于提升高频电源抑制比。即使是在主流的互补金属氧化物半导体工艺中，了解并利用不同阈值电压器件、深阱器件的特性，也能为优化设计提供更多空间。

       严谨的测试与诊断方法

       提升电源抑制比是一个设计、仿真、测试迭代的过程。在测试阶段，需要搭建能精确注入可控电源纹波的测试平台，并测量电路输出在不同频率下的响应。通过扫描频率，可以绘制出完整的电源抑制比随频率变化曲线，从而精准定位电源抑制比恶化的频点，回溯到设计中寻找对应的寄生元件或结构缺陷。

       在系统层面进行协同优化

       最后，必须认识到，芯片内部的电源抑制比并非孤立的。它需要与印刷电路板级的电源完整性设计、封装选择以及外部滤波网络协同工作。一个内部电源抑制比优异的芯片，如果安装在电源设计糟糕的电路板上，其整体性能也会大打折扣。因此，为芯片提供低阻抗、低噪声的供电环境，是释放其全部潜力的必要条件。

       综上所述，提升电源抑制比是一项贯穿芯片设计全流程的系统工程。它要求设计者既深谙晶体管级的物理原理，又精通电路架构的艺术，同时还需具备严谨的版图实现和系统整合能力。从选择高鲁棒性的电路拓扑，到精心设计每一个偏置电流源；从绘制高度对称的版图，到在系统层面规划电源网络，每一个环节都蕴藏着提升电源抑制比的潜力。希望本文梳理的这十余个维度，能为您点亮思路，助您在应对电源噪声的挑战中，设计出更加稳健、精密的卓越电路。